Citation 3

Patent Application Publication No: JP H10-322208 Publication date: December 4, 1998

Application No: JP H9-131012

Application date: May 21, 1997

Applicant: Toshiba Corp. (000003078)

Inventors: Kazuhide Ikeda and Nobutaka Daikoumei

[Title of the Invention]

A/D CONVERSION PROCESSING UNIT

[0001]

[Technical Field of the Invention]

The present invention relates to A/D conversion processing units that convert a high-frequency analog signal into a digital signal and processes the same.

[0002]

[Prior Art]

As is well known, A/D conversion processing units for converting a high-frequency analog signal into a digital signal and processing the same, employ a configuration as shown in Fig. 3. [0003]

In Fig. 3, input terminals 111 to 11n receive a plurality of analog signals at the same frequency, and supply the same to one input end of each of mixers 121 to 12n. In addition, a local oscillation signal generating from a local oscillator 13 is supplied to the other input ends of the mixers 121 to 12n. Specifically, the mixer 121 to 12n each mix the analog signal with the local oscillation signal to perform frequency conversion in accordance with a frequency band to be processed, and then output the resultant to band filters 141 to 14n.

[0004]

The band filters 141 to 14n impose band limitations for removal of unnecessary waves from the outputs of the mixers 121 to 12n, and then output analog signals with no unnecessary waves to analog/digital (A/D) converters 151 to 15n. The A/D converters 151 to 15n convert the analog signals with no unnecessary waves into digital signals, and store the digital signals in buffer memories 161 to 16n.

[0005]

These buffer memories 161 to 16n are connected to a digital signal processing part 17. The digital signal processing part 17 reads and processes digital signals of respective systems from the buffer memories 161 to 16n. At that time, to establish synchronization among the digital signals from the buffer memories 161 to 16n, a unified synchronization timing is required for operations of the A/D converters 151 to 15n and subsequent operations.

[0006]

Accordingly, the timing signal generator 18 is connected to control respective ends of the A/D converters 151 to 15n and buffer memories 161 to 16n so as to supply a synchronization timing signal from the timing signal generator 18. Therefore, synchronization of digital signals is realized among the A/D converters 151 to 15n and the buffer memories 161 to 16n.

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-322208 (43)公開日 平成10年(1998)12月4日

(51) Int.Cl. ⁶		識別記号	FΙ		
H03M	1/12		H 0 3 M	1/12	С

審査請求 未請求 請求項の数3 OL (全 5 頁)


(21)出願番号	特顧平9-131012	(71)出願人	000003078		
			株式会社東芝		
(22)出願日	平成9年(1997)5月21日		神奈川県川崎市幸区堀川町72番地		
		(72) 発明者	池田 一秀		
			神奈川県川崎市幸区小向東芝町1番地 株		
			式会社東芝小向工場内		
		(72)発明者	大光明 宣孝		
			神奈川県川崎市幸区小向東芝町1番地 株		
			式会社東芝小向工場内		
		(74)代理人			

(54) 【発明の名称】 A/D変換処理装置

(57) 【要約】

【課題】装置の小型化及び低コスト化を図るとともに、 多チャンネルの信号のリアルタイム処理に有利なA/D 変換処理装置を提供する。

「解決手段」継数の周一周監教のアナログ信号を取り込む複数の入力端子と、複数の入力端子の出力に対して本 本行が異なる開設数となるように開設数変換処理を実 行する複数の開設数変換手段と、複数の同談数変換手段 の出力から不変数を除去する複数の情報マイルシの 出力のを研究が を 数の情域フィルタの出力を合成させる合成手段と、合成 手段の出力に対してデジタル信号変換処理を実行するデ ジタル信号変換処理を実行するデ ジタル信号変換処理手段とを編えている。



【特許請求の範囲】

【請求項1】 複数の同一周波数のアナログ信号を取り 込む複数の入力端子と.

前記複数の入力端子の出力に対してそれぞれが異なる間 波数となるように固波数変換処理を実行する複数の周波 数変換手段と、

前記複数の周波数変換手段の出力から不要波を除去する 複数の帯域フィルタと、

前記複数の帯域フィルタの出力を合成させる合成手段

前記合成手段の出力に対してデジタル信号変換処理を実 行するデジタル信号変換処理手段とを具備してなること を特徴とするA/D変換処理装置。

【請求項2】 前記複数の周波数変換手段は、前記複数 の入力端子から前記合成手段に至る各個号経路毎に異な る周波数となるような局部発振信号を各信号経路側へ出 力する複数の局部発振手段と、各信号経路中に介在され ており、前記入力端子の出力と前記局部発振信号とを混 合させることにより変調を行なう複数の変調手段とを有 してなることを特徴とする請求項1記載のA/D変換処 20

【請求項3】 前記デジタル信号変換処理手段は、前記 合成手段の出力をデジタル信号に変換するアナログ/デ ジタル変換手段と、このアナロゲノデジタル変換手段の 出力を格納する記憶手段と、この記憶手段にアクセス し、格納された周波数帯域毎のデジタル信号を読み出 し、かつ信号処理を実行する信号処理手段とを有してな ることを特徴とする謄求項1記載のA/D変換処理装

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、高周波数のアナ ログ信号をデジタル信号に変換し処理するA/D変換処 理装置に関する。

[00002]

【従来の技術】周知のように、高周波数であるアナログ 信号をデジタル信号に変換し処理するA/D変換処理装 置にあっては、図3に示すような構成を有する装置が適 用されている。

【0003】図3において、入力端子111~11nで 40 は、複数の同一周波数のアナログ信号を受信し、それぞ れミキサ121~12nの一方の入力端に供給する。ま た、ミキサ121~12nの他方の入力端には、局部発 振器13から発生される局部発振信号が供給される。す なわち、ミキサ121~12nは、それぞれアナログ信 号と局部発振信号とを混合することにより、処理する帯 域に応じた周波数変換を行ない、以後、帯域フィルタ1 41~14nへ出力する。

【0004】帯域フィルタ141~14nは、ミキサ1

行ない、以後、A/D (Analog/Digital) 変換器 151~ 15nへ不要波を除去されたアナログ信号を出力する。 A/D変換器151~15nは、不要波を除去されたア ナログ信号をデジタル信号に変換し、このデジタル信号 をパッファメモリ161~16nへ蓄積する。

【0005】 これらパッファメモリ 161~16nに は、デジタル信号処理部17が接続されており、このデ ジタル信号処理部17は、それぞれの系統のデジタル信 号をパッファメモリ161~16nから読み出し処理す る。このとき、それぞれのパッファメモリ161~16 nのデジタル信号間の同期をとるためには、A/D変換 器 1 5 1 ~ 1 5 n 以降の処理において、統一された同期 タイミングが必要となる。

【0006】そこで、A/D変換器151~15n及び パッファメモリ161~16nのそれぞれの制御端に は、タイミング信号発生器18が接続され、このタイミ ング信号発生器 1 8 からの同期タイミング信号が供給さ れることになる。このため、A / D 変換器 1 5 1 ~ 1 5 n及びパッファメモリ161~16nにおけるデジタル 信号の同期化が実現される。

【0007】ところで、デジタル信号処理部17は、信 号処理を実行するためにそれぞれの系統のパッファメモ リ161~16nにアクセスしてデジタル信号を読み出 す必要があり、このため、メモリ間のデータ転送に処理 時間を費やしてしまうことになる。これは、多チャンネ ルのリアルタイム処理が必要な場合に、大きい損失とな ってしまうことになる。また、A/D変換器151~1 5 n 及びパッファメモリ161~16 n の同期タイミン グを、タイミング信号発生器18を設けることにより実 30 現しているので、その分、回路構成が大型化し、経済的 不利にもなる。

[0008]

【発明が解決しようとする課題】以上のように、従来の A / D変換処理装置では、タイミング信号発生器を用い て信号処理における同期タイミングをとっているため、 その分回路構成が大型化し、経済上不利となっている。 また、デジタル信号処理部が信号処理を行なう際に、各 系統のパッファメモリにいちいちアクセスしなければな らないため、メモリ間のデータ転送に処理時間を費やし てしまい、多チャンネルの信号のリアルタイム処理に大 きい損失を与えるという不都合を有している。

【0009】この発明の目的は、装置の小型化及び低コ スト化を図るとともに、多チャンネルの信号のリアルタ イム処理に有利なA/D変換処理装置を提供することに ある。

[0010]

【課題を解決するための手段】この発明に係るA/D変 換処理装置は、複数の同一周波数のアナログ信号を取り 込む複数の入力端子と、複数の入力端子の出力に対して 21~12nの出力から不要波除去のための帯域制限を 50 それぞれが異なる周波数となるように周波数変換処理を 実行する複数の周波数変換手段と、複数の周波数変換手 段の出力から不要波を除去する複数の帯域フィルタと、 複数の帯域フィルタの出力を合成させる合成手段と、合 成手段の出力に対してデジタル信号変換処理を実行する デジタル信号変換処理手段とを備えるようにしたもので ある。

【0011】 この構成によれば、A/D変換前に各系統 のアナログ信号が複数の周波数変換手段、複数の帯域フ ィルタ及び合成手段にて周波数多重されるため、A/D 変換器及びパッファメモリも1系統で済み、デジタル信 10 母処理部におけるデータ読み出しも1つのパッファメモ リをアクセスすればよいだけとなる。このため、メモリ 間のデータ転送における処理時間を短縮することがで き、多チャンネルのリアルタイム処理に有利となる。ま た、各系統のアナログ信号を一括A/D変換するための 同期タイミングを発生させる必要がなくなり、これによ りタイミング信号発生器等を別個に設ける必要がなく、 その分装置の小型化及び低コスト化を図ることができ る。

[0012]

【発明の実施の形態】以下、この発明の実施の形態につ いて図面を参照して詳細に説明する。図1は、この発明 の一実施の形態を示している。図1において、複数の同 一周波数のアナログ信号は、複数の入力端子211~2 1 nにより受信され、変調手段であるミキサ221~2 2 nの一方の入力端に供給される。ミキサ221~22 nの他方の入力端には、局部発振器231~23nから 発生された局部発振信号がそれぞれ供給される。なお、 局部発振器231~23nは、入力端子211~21n から出力されるアナログ信号毎に異なる周波数となるよ 30 うな局部発振信号を発生することになる。

【0013】 すなわち、ミキサ221~22nは、それ ぞれアナログ信号と局部発振信号とを混合することによ り、処理する帯域に応じた周波数変換を行ない、以後、 帯域フィルタ241~24nへ出力する。

【0014】帯域フィルタ241~24nは、ミキサ2 21~22nの出力から不要波除去のための帯域制限を 行ない、以後、不要波を除去された信号を合成手段であ る加算器25へ出力する。加算器25は、帯域フィルタ 241~24nのそれぞれの出力を合成し、A/D変換 40 形態を示すプロック構成図。 器26へ出力する。A/D変換器26は、加算器25の 出力をデジタル信号に変換し、このデジタル信号をバッ ファメモリ27に蓄えている。

【0015】また、バッファメモリ27には、デジタル 信号処理部28が接続されており、このデジタル信号処 理部28は、パッファメモリ27に蓄積されたデジタル 信号を読み出し、かつデジタル信号処理を実行する。 【0016】なお、局部発振器231~23nから発生 される局部発振信号は、加算器25の合成出力におい て、お互いが干渉を起こさないような周波数配置となる 50 25…加算器、

ように予め設定されている。

【0017】図2は、加算器25における合成時の周波 数配置の1例を示している。図2において、縦軸は信号 レベルを示しており、横軸は周波数を示している。すな わち、入力端子211~21nから加算器25に至る各 系統1~nの信号が周波数毎に配置されている。加算器 25にて周波数多重された各系統1~nの信号は、A/ D変換器26にて一括A/D変換処理が行なわれて、バ ッファメモリ27に蓄積される。ここで、A/D変換処 理の帯域は、合成帯域全てをカバーされる。

【0018】そして、デジタル信号処理部28では、F F T (Fast Fourier Transform) 処理等で周波数分析を行 なうことで、必要な系統の帯域のデジタル信号を抜き出 すことができる。しかも、一括A/D変換であるため、 各系統1~n相互間の同期は完全に取れており、各系統 1~n相互間の信号処理も容易である。

【0019】したがって、上記実施の形態によれば、各 系統1~nの信号は、ミキサ221~22n、局部発振 器231~23n、帯域フィルタ241~24n及び加 20 算器25により、A/D変換前に各系統のアナログ信号 が周波数冬重されるため、一括A/D変換するための同 期タイミングを発生させる必要がなくなる。このため、 タイミング信号発生器等を別個に設ける必要がなく、そ の分装置の小型化及び低コスト化を図ることができる。 【0020】また、A/D変換前に各系統のアナログ信 号が周波数多重される構成であることにより、A/D変 換器26及びパッファメモリ27も1系統で済み、デジ タル信号処理部28におけるデータ糖み出しも1つのバ ッファメモリ27をアクセスすればよいだけとなる。こ のため、メモリ間のデータ転送における処理時間を短縮 することができ、多チャンネルの信号のリアルタイム処 理に有利となる。

[0021]

【発明の効果】以上詳述したようにこの発明によれば、 装置の小型化及び低コスト化を図るとともに、多チャン ネルの信号のリアルタイム処理に有利なA/D変換処理 装置を提供することができる。

【図面の簡単な説明】

【図1】この発明に係るA/D変換処理装置の一実施の

【図2】 同実施の形態における加算器で合成された信号 の周波数配置を説明するために示す図。

【図3】従来のA/D変換処理装置を示すブロック構成

【符号の説明】

111~11n, 211~21n…入力端子、

121~12n, 221~22n…ミキサ、

13.231~23n…局部発振器。


141~14n, 241~24n…帯域フィルタ、

(4)


特開平10-322208

3 151~15n, 26…A/D変換器、 161~16n, 27…バッファメモリ、 17,28…デジタル信号処理部、 18…タイミング信号発生器。

【図1】







[図3]

